YunTu Forum

我尝试为 openocd 添加 pflash 写入功能，根据手册和 demo 的描述，pflash 单次写入要 32 字节，目前每32字节都要根据这个流程处理一遍，使用 jlink 测试下载的速度大概在 1KB/s,

> flash write_image Hello_World.hex Padding image section 0 at 0x020000a0 with 1888 bytes Padding image section 1 at 0x02000bd4 with 44 bytes Padding image section 2 at 0x02004e68 with 24 bytes (bank write end alignment) wrote 20096 bytes from file Hello_World.hex in 13.192564s (1.488 KiB/s)

请问有没有提高速度的方向或者思路？

有没有制作ldf文件的工具

有没有SPI使用4线模式的示例程序

大神，帮忙解决下！
337cb79e-26d8-4343-aff3-f0fd914e1907-image.png
8de464e7-8200-4e95-8632-4b7439208313-image.png

有客户问到YunTu IDE使用相关的一些问题，可以参考以下PDF文档：
如何搭建独立路径的YunTu Eclipse IDE工程.pdf
但是建议客户使用VSCODE+GCC编译，ozone进行调试，因为YunTu IDE后期没有计划继续对其进行维护了，出现问题可能响应速度会相对慢一些。

我使用etimer触发DMA往GOIO的PDOR寄存器中写入数据，以此来输出固定数量的方波，测试中发现，方波的周期不固定，高电平和低电平的时间会随机参数变化，是什么原因

测试用例
c2221908-2365-489b-887a-519a288fcc28-b5867442c9b6a7b6ae742b5e2abb4628.png
8feb8683-10e7-4a95-b6f5-8296f380d313-368254664b4e8dca6eda688e2c971810.png
测试异常：
b4c0dd02-3d12-4208-898f-06cd87e99b5f-3daaa2b5b618e1680037b48b8337897d.png

请问大佬们：官方的sdk&linstack 有实现吗

在案例中配置ETMR0用4个通道pwm输出，使能PWM时会同时输出4个pwm,能不能指定只输出某一个pwm

HA0芯片使用SPI+DMA进行数据发送时，在最后一个时钟SCK的下降沿，为什么SOUT会被拉高，有没有什么办法可以让SOUT在SCK的最后一个下降沿保持最后一个数据bit的电平状态？

请问下：目前使用的MC0芯片，需要在MCU进入睡眠模式下通过判断ADC值变化来唤醒MCU使其恢复到正常模式，如何进行实现？

1. 问题背景 软件：MD1 SDK 1_4_0 I2c_Master_Demo 硬件：MD14 EVB or 客户板子 问题表述： 客户对 I2C 波形进行测试，反馈低电平时间和保持时间不满足最低时间规格，需要调高 I2C 低电平时间和保持时间 2. 修改方案 2.1 文本说明

根据需求修改 MCLKCFG 或 HSCLK 寄存器即可
938e4db2-62e6-41be-bc42-f295ef408043-image.png

MDATA 寄存器

HS 为 1：调整 HSCLK 寄存器 HS 为 0：调整 MCLKCFG 寄存器
da0b8935-84b7-448b-ad01-c0161e3206a0-image.png MCLKCFG 和 HSCLK 寄存器
fe39f34e-8939-4733-b385-2436462d82c6-image.png
5db03dcc-0588-400d-bfba-56d176958fdc-image.png
7f4a92c1-8456-457c-a09a-407c475c1cdc-image.png 2.2 代码说明 I2C_DRV_MasterSetBaudRate 函数里

MCLKCFG

I2C_Set_MasterDataValidDelay：MCLKCFG 寄存器 VALID 位 I2C_Set_MasterSetupHoldDelay：MCLKCFG 寄存器 STHD 位 I2C_Set_MasterClockHighPeriod：MCLKCFG 寄存器 HIGH 位 I2C_Set_MasterSetupHoldDelay：MCLKCFG 寄存器 LOW 位
2b8a24d5-c2f2-4374-9a12-75260b55d193-image.png

HSCLK

I2C_Set_MasterDataValidDelayHS：HSCLK 寄存器 VALID 位 I2C_Set_MasterSetupHoldDelayHS：HSCLK 寄存器 STHD 位 I2C_Set_MasterClockHighPeriodHS：HSCLK 寄存器 HIGH 位 I2C_Set_MasterClockLowPeriodHS：HSCLK 寄存器 LOW 位
d7c24a4a-272a-4629-a74f-44e3f63ff409-image.png
cb43c6fd-48ee-4007-8f80-6c646f74fce7-image.png 3. 修改前后对比 STHD 位修改前后对比 STHD 为 0x13，保持周期为 2.48us STHD 为 0x19，保持周期为 3.20us
4952c0e2-cb9a-4546-bc73-5577b64c51fb-image.png

4637aa4f-e15e-4846-b5f0-6e98a9c76ebb-image.png
1b1e559d-cddb-49de-a6b1-5a1734e81d10-image.png

当我增加控制IO翻转数量就会进入这里如下图a62baef5-a936-4f72-addb-0de5025e1b45-image.png
我减少操作就能正常运行。不知道什么原因

测YTM32B1MD14评估板的总功耗怎么测

bf78aa1b-936a-402d-849f-cbcd3cc2913e-image.png

实验现象：在用30k左右的APP进行升级时功能正常，进行40k 升级时效验无响应，逐步检查crc传递的效验值一致，最后发现进行大容量升级时crc算法运算时间过长，大概时间在600-700ms,导致UDS诊断协议超时接收不到响应
753875a9-85b9-43ba-b782-46c256c8f7cd-d04ae2eb7b14e235dba2897965f82db2.png
f9766196-413f-48d7-a3fb-5343f0e750bc-image.png

32bcabbd-962c-4089-9c7e-e2ba277bec2e-d3759076d52bc2dd8a16d020aa192669.png

YTM32B1LE0评估板烧不进程序是什么情况 我这个程序载自己的板上就可以烧录换到评估板上就不行 报错显示找不到芯片

回复: P&E Cyclone离线烧录使用简介

请问RTC的寄存器的值是不是软复位也会保持

1b050584-d07b-48b1-9eb4-b51eb7533a46-502c7d62ece7ff7b70076109a2a94ebb.png
我看咱们rtc demo里面初始化前也会有一个deinit的操作

在使用 LE0 SDK 1_4_0 HOTFIX_001 的 FLASH_DRV_Program 接口时发现一个问题。请问除了使用断言，是否有其他方式预防客户，调用时出现HardFault？因为客户基本没开断言

问题现象：

列表当传入的 pData 地址非 4 字节对齐时，程序会触发 HardFault (Unaligned Access)。

原因分析：

列表该接口原型定义为 const void * pData，但在内部实现中，直接将其强转为 uint32_t * 使用（源码中带有 /* PRQA S 0316 */ 注释）。
由于 void * 允许任意地址，当应用层传入非对齐地址时，这种强转会导致在访问时，HardFault。 status_t FLASH_DRV_Program(..., const void * pData) { // 强转发生处，PRQA 警告被屏蔽 state->cmdParam.pdata = (const uint32_t *) pData; /* PRQA S 0316 */ // ... } static status_t FLASH_LaunchCommandSequence(uint32_t instance) { // ... // 在此处触发 Unaligned Access HardFault for (uint32_t i = 0; i < state->cmdParam.word_size; i++) { state->cmdParam.dest[i] = state->cmdParam.pdata[i]; } // ... }