32B1H的DSP算力测试与困惑

[major]

可以再看一下堆栈是否在dtcm区域，优化等级，代码运行在itcm，如果使用ocram或者flash则需要开启cache

[yxydoctor]

major
用的就是官方Dio例程，IAR环境下，优化等级均为“中等”。默认的链接文件
// 栈空间在DTCM
define exported symbol STACK_memory_start = 0x2001f000;
define exported symbol STACK_memory_end = 537001983;
define region STACK = mem:[from STACK_memory_start to STACK_memory_end]; /4096/

// 中断表在DTCM
define exported symbol IVT_memory_start = 0x2000800;
define exported symbol IVT_memory_end = 33557503;
define region IVT = mem:[from IVT_memory_start to IVT_memory_end]; /1024/

cache默认也是开着的。

[yxydoctor]

[major]

另外cm7和cm4的dsp模块是一样的，算力表现只和频率有关，cm7对比cm4 cpu算力和dsp对比是有差异的

[yxydoctor]

major 在 32B1H的DSP算力测试与困惑 中说：

另外cm7和cm4的dsp模块是一样的，算力表现只和频率有关，cm7对比cm4 cpu算力和dsp对比是有差异的

早先用nxp的rt1021的时候也是测过的。400M主频，放TCM跑，也就2000ms的样子

[Frankie]

yxydoctor 分享一下你的这个测试工程，我们来看一下？

[yxydoctor]

Frankie 在 32B1H的DSP算力测试与困惑 中说：

yxydoctor 分享一下你的这个测试工程，我们来看一下？

uint32 precise_us_time(uint8 mode)
{
	static uint32 count[2];
    uint32 temp=0;
	switch(mode){
		case 0:	// 开始
            count[0] = Gpt_GetTimeElapsed(0); 
			break;
		case 1:	// 停止
            count[1] =  Gpt_GetTimeElapsed(0);           
            if(count[1] >=count[0]) temp =count[1]-count[0];
            else                    temp = 0xffffffff-(count[0]-count[1]-1);  
            temp = temp/50;                                                             // 1us(clk=50M)  
			break;
		default:break;
	}
	return(temp);
}

#define DTCM_VAR __attribute__((section(".dtcm_data")))
#define ITCM_VAR __attribute__((section(".ramcode")))

uint32 precise_us_time(uint8 mode);
uint32_t test_led_count[2]={0};

//DTCM_VAR 
float32_t DspResult=0.0f;


//ITCM_VAR 
void App_Led1(ULONG thread_input)
{
    uint32 i;
    while (1){
        test_led_count[0]++;
        Dio_FlipChannel(DioConf_DioChannel_D17_PTE16); /* toggle D17 */   
        
        // dsp测试 1.54698824
        precise_us_time(0); 
        for(i=0;i<10000;i++){
            DspResult = arm_cos_f32(0.678f)+arm_sin_f32(0.876f);      
        }        
        debug_time[0]=precise_us_time(1);       

        
        
        
		tx_thread_sleep(500);
    }
}

[yxydoctor]

tcm跑是6800us，否则是5900us。因为tcm会自动屏蔽cache，
所以tcm对提高速度没积极作用，但至少不会更慢才对呀。
定时器是用了一路Gpt

[Frankie]

yxydoctor thread 的心跳是多少，1ms？

[yxydoctor]

os心跳是1ms

[Frankie]

昨天下来我们内部测了一下，
结论：
DSP的性能方面，M7比M4没有50%的提示（COREMARK 不代表DSP性能)
测试：

DEVICE	Freq	Result	Comiler
S32K344	160M	7191	GCC -O1
YTM32B1HA0	200M	5700	GCC -O1

---

major 在 32B1H的DSP算力测试与困惑 中说：

另外cm7和cm4的dsp模块是一样的，算力表现只和频率有关，cm7对比cm4 cpu算力和dsp对比是有差异的

[yxydoctor]

Frankie
多谢原厂支持；32H1H属于高端车规MCU，担心水平所限玩不好。加上前期围绕z20k14x做了很多测试工作，所以才测了一下。

[gaoSheng]

Frankie 在 32B1H的DSP算力测试与困惑 中说：

Result

请问这个Result是COREMARK分数吗，这个工程能分享一下不。我尝试测试了一下HA的dhrystone。

DMPIS：268 DMIPS/MHZ：1.34

对比S32K3似乎有一些差距，也可能是我dhrystone移植或者优化的问题

下面是我的工程
3df0a944-1258-46fb-b97d-dca604feeaa2-Ptmr_Demo (2).zip

[gaoSheng]

Frankie 试了一下coremark Keil优化等级-o3 使用了Cache CoreMark 1.0 : 814.332 请问这个分数是合理的吗

跟一个240Mhz的MCU分数相近， 不过内核不同

60f5e58c-1030-469b-b282-73a2eae82a54-Ptmr_Demo _coremark.zip

[Frankie]

放心，不会有什么性能问题的

[gaoSheng]

Frankie 不是担心性能，是有客户要我们HA的算力参数

[Frankie]

测出来和ARM官方给出的数据差不多，没有问题

[Diga]

算力单位一般是 CoreMark/MHz，是要除以主频的，开 Cache 的话 4.5 应该是没啥问题的

[yxydoctor]

结论趋同, 综合算力相当于一颗240M的M4,但会稍微快一点。

开CACHE后，开不开TCM，无明显变化。估计是因为200M的主频不够高。

开始打样了，希望一切顺利。