Z1LS0 etmr 配置“Polarity of the channel PWM signal”后通道初始状态异常

[gaoSheng]

将etmr0的ch1和ch4通道初始状态配置成0（低电平），在勾选“Polarity of the channel PWM signal”的情况下，执行完
eTMR_DRV_InitPwm(0,&ETMR_PWM_Config0); 后，初始状态被反转了。


因为我需要将初始通道状态配置成0.如果把初始状态配置成1，在使能反转的情况下，还是会有一个持续1us的电平

[SSEZKX]

有些电机类的应用在需要正确的输出PWM之前，不进行引脚的配置，防止意外电平

[SSEZKX]

试一下将你用到的etmr引脚新加一组引脚配置，在eTMR初始化完成后，再初始化这组引脚

[gaoSheng]

SSEZKX 感谢大佬的回复。
我发现如果断点打在eTMR_DRV_Enable(0); 程序PWM的输出是正常的，且Polarity of the channel PWM signa不会影响通道的初始状态。从现象上来看似乎eTMR_DRV_InitPwm 执行完后需要立马运行eTMR_DRV_Enable。不然会出现异常。

但因为一些原因，在配置PWM的初始化后，应用逻辑并不能立马输出PWM波。如果确实有这个机制的话，可能需要在真正输出PWM的前的时刻再去初始化etmr的PWM了。

[gaoSheng]

Etmr_Pwm_Demo_0105.zip这是我的工程

[SSEZKX]

尝试下先初始化eTMR，然后需要PWM输出的时候，初始化这组引脚，然后再eTMR_DRV_Enable

[gaoSheng]

SSEZKX 是指初始化顺序要这样配置么：

    CLOCK_SYS_Init(g_clockManConfigsArr,CLOCK_MANAGER_CONFIG_CNT,g_clockManCallbacksArr,CLOCK_MANAGER_CALLBACK_CNT);
    CLOCK_SYS_UpdateConfiguration(CLOCK_MANAGER_ACTIVE_INDEX,CLOCK_MANAGER_POLICY_AGREEMENT);

    eTMR_DRV_Init(0,&ETMR_CM_Config0,&ETMR_CM_Config0_State);
    eTMR_DRV_InitPwm(0,&ETMR_PWM_Config0);

    PINS_DRV_Init(NUM_OF_CONFIGURED_PINS0,g_pin_mux_InitConfigArr0);

现象还是跟之前一样，执行完eTMR_DRV_InitPwm(0,&ETMR_PWM_Config0); 后，初始状态为0的通道在勾选“Polarity of the channel PWM signal”的情况下，实际输出为高电平

[SSEZKX]

[gaoSheng]

SSEZKX 这样确实可以了，谢谢大佬，这是啥原理

[SSEZKX]

有些电机类的应用在需要正确的输出PWM之前，不进行引脚的配置，防止意外电平