JTAG 引脚如何配置？

[lms]

ME05系列MCU JTAG烧录接口的对应TMS TCLK TDI TDO几个引脚需要怎么设置？这边根据这个配置 ，当烧录引脚出现电源不稳时，会出现死机问题，是什么原因？

[run]

烧录相关PIN脚即使不显性的配置出来，其默认也就是烧录的功能。
当烧录引脚出现电源不稳时，会出现死机问题，这个可以具体描述一下吗？
是供电不稳吗？

[lms]

MCU供电是稳定的，现在初步测试的结果是，当TMS与TCLK的这两个引脚根据截图设置为输入悬空时，因我们现有的调试产品这几个烧录引脚通过导线引出来的方式连接到JTAG,在不接JTAG烧录器情况下容易受外部干扰（引脚电压可能有微小的波动）的影响出现死机；如果将这两个引脚设置成输入上拉，同样的测试方法不会出现死机现象，这是什么原理？

[run]

这个是芯片内部默认的上下拉状态

Pin	Function	Configuration
PTC_5	JTAG_TDI	Input, Pullup
PTC_4	JTAG_TCK/SWD_CLK	Input, Pulldown
PTA_5	RCU_RESET_b	Input, Pullup
PTA_4	JTAG_TMS/SWD_IO	Input, Pullup
PTA_10	JTAG_TDO/SWD_SWO	Output Low

• 外部电路参考最小系统电路原理图或者开发板原理图，做好调试口外部的上下拉
  

调试口完全浮空可能会让电平波动，可能会是一下逻辑造成MCU卡死：
悬空 -> TMS/TCK 电压易受噪声影响 -> 在 TCK 边沿附近 TMS 随机跳变 -> JTAG TAP 状态机错误转换 -> 进入无效/死锁状态 -> 卡死

[lms]

如果软件上按照这个默认设置是否能杜绝这个问题？还是硬件上也需要参考最小系统板做好外部上下拉的设计？

[run]

软件上调试口引脚不用配置即是默认的，硬件上做好上下拉设计，芯片内部上下拉较弱。