ADC采样结果与通道不一致，配置了10个通道，如果单独只采集一个时对的，循环采集多个时样结果与通道不一致

[pengsz]

[Diga]

你这个代码问题有点多，第一，你配置的是 STEP 触发，就是一次触发一个通道的转换，但是实际你等待的序列完成标志，第二，等待序列完成标志后，并未及时清除该标志，第三，等待序列完成标志后，意味着整个序列已经转换完成，但你只读取了一个通道的结果，剩余通道的结果都还在寄存器里，未被及时读出。
建议先看一下 ADC 相关的 Demo，以及 ADC 相关的应用笔记

[pengsz]

参考以前的贴子也不行，是用keil编译的，是什么原因

[Diga]

可以把你每次的转换数据给保留一下，高 16 bit 是通道号，确定是不是与你设置的一致

[pengsz]

不一致，ADC_DRV_ConfigSequence这个函数配置的是21通道，ADC0->FIFO高16bit 是0x0F.[图片]

[pengsz]

现在的现象本来是采集0、1、6、10、11、12、13、20、21、24，读出来变成了1、6、10、11、12、13、20、21、24，0通道的值

[pengsz]

在con_val = ADC0->FIFO;加个1ms的延时就能对上

[Diga]

你这个代码问题有点多，第一，你配置的是 STEP 触发，就是一次触发一个通道的转换，但是实际你等待的序列完成标志，第二，等待序列完成标志后，并未及时清除该标志，第三，等待序列完成标志后，意味着整个序列已经转换完成，但你只读取了一个通道的结果，剩余通道的结果都还在寄存器里，未被及时读出。
建议先看一下 ADC 相关的 Demo，以及 ADC 相关的应用笔记

[pengsz]

我这边是配置了10个adc_config,每个都只有一个通道，方便单独读取某一通道值，这样不行吗

[Diga]

emmm，可以这么用